基于PCIE總線的脈沖采集方案

一,、概述：
為采集高速脈沖輸入信號(hào),，并能實(shí)施將采集數(shù)據(jù)傳入PC主內(nèi)存，系統(tǒng)方案規(guī)格如下：
1.采用12bit1Gsps高速ADC,。
2.50歐姆阻抗輸入,。直流藕合，輸入信號(hào)范圍0~+5V,，輸入模擬帶寬大于500MHz,。
3.板載2GBDDR3內(nèi)存。
4.采用PCIEx8接口,。
5.支持用戶二次開(kāi)發(fā)FPGA邏輯,。
6.提供用戶二次開(kāi)發(fā)軟件。

系統(tǒng)框圖如下：

二,、為了實(shí)時(shí)得到采集數(shù)據(jù),，在數(shù)據(jù)傳輸端，可以采用如下4種方案：

方案1：
通過(guò)設(shè)置觸發(fā)門(mén)限,，只采集有用信號(hào),。

在脈沖周期為10ms時(shí)，每個(gè)脈沖根據(jù)觸發(fā)設(shè)置,，采集3us左右（長(zhǎng)度可以設(shè)置）,，約3000個(gè)采樣點(diǎn)；實(shí)時(shí)傳輸數(shù)據(jù)率為600KB左右,。通過(guò)PCIEGen1x8總線傳輸,，DMA傳輸率為1250MB/s。

方案2：
如果需要實(shí)時(shí)傳輸采集數(shù)據(jù),，12bitX1Gsps等于2GB/s,，需要采用PCIEGen2x8總線傳輸。PCIEGen2x8總線傳輸理論上支持3000MB/s的傳輸率,。
配合高性能計(jì)算機(jī),，配置32GB主內(nèi)存，理論上可以將2000MB/s的數(shù)據(jù)實(shí)時(shí)傳輸?shù)接?jì)算機(jī)中,。

方案3：
該系統(tǒng)支持FPGA二次開(kāi)發(fā),，用戶可以將算法通過(guò)FPGA實(shí)現(xiàn)。通過(guò)FPGA的實(shí)時(shí)信號(hào)處理,，數(shù)據(jù)率可以大大減小,。

方案4：
在采集卡旁邊增加一塊PCIE板，上面FPGA具有磁盤(pán)控制功能，能在機(jī)箱上連接8-16塊SSD盤(pán),，實(shí)時(shí)存儲(chǔ)速度大于2000MB/s,。由于SSD磁盤(pán)容量較大，小容量256GB,，大容量9.6TB,，存儲(chǔ)波形時(shí)間非常長(zhǎng)。

附圖為磁盤(pán)儲(chǔ)存樣機(jī)：

方案對(duì)比表：

三,、系統(tǒng)應(yīng)用軟件如下：

四,、PCIE采集卡實(shí)際圖如下：

1/5